设计了一种全新的光路由器。采用单独的100Mb／s的低速控制通道用来交换承载于波带（比特并行机制）带宽速率为80Gb／s的包，这种基于现场可编程门阵列（FPGA）实现的机制使得宽带交换可以应用在具备低时延、低成本特点的本地网（LAN）中，商用化的FPGA用于驱动带宽的Mach-Zehnder干涉仪（MZI）和半导体光放大器（s0A）交换机。详细描述了为控制通道和数据通道设计的2种不同的时钟数据恢复模块（CDR）系统及其相关测试分析。对控制通道所有8个通道进行测试表明，在需要路由选址的情况下，测试结果稳定，且没有误码，和噪音层面出现。对于1552．6nm数据通道进行的背靠背和需要路由选址情况下，通过对MZI光交叉和SOA光交叉测量，得到额外的因为路由操作而导致的2．3dB功率代价。